IBS 반데르발스 양자물질연구단
2037년 기술 전망치 넘어선, 차세대 극소형 반도체 소자 구현
2차원 반도체 활용해, 균일하고 안정적인 1차원 금속상 최초 규명
반도체 소자의 초미세화를 앞당길 기술… Nature Nanotechnology 誌 게재
국제전기전자기술자협회(IEEE)에서 2037년까지 전망한 반도체 기술 수준을 월등히 넘어서는 극소형 반도체 소자가 구현됐다. 기초과학연구원(IBS, 원장 노도영) 반데르발스 양자 물질 연구단 조문호 단장(포스텍 신소재공학과 교수) 연구팀은 원자 크기 수준으로 작은 너비의 1차원 금속 물질1)을 2차원 반도체 기술에 적용해 새로운 구조의 극소형 반도체 소자를 구현했다. 이는 차세대 반도체 기술을 여는 돌파구로, 다양한 저전력 고성능 전자기기 개발의 원천기술이 될 것으로 기대된다.
[그림1] 1차원 거울 쌍정 경계의 성장 및 이를 기반으로 한 대면적 2차원 반도체집적회로 모식도
집적도는 반도체 칩 안에 소자가 얼마나 조밀하게 들어가 있는지를 나타내는 척도이다. 집적도가 높을수록 공정 단가가 낮아지고 더 많은 데이터를 빠르게 처리할 수 있어 칩을 구성하는 소자의 크기는 점점 작아져야 한다. 기존 반도체 공정은 실리콘칩 표면에 원하는 패턴을 빛으로 그리는 리소그래피2) 공정을 통해 집적도를 결정한다. 이는 빛의 파장 크기로 미세하게 그릴 수는 있지만, 원자 크기 정도의 극한으로 줄이는 것은 기술적으로 불가능에 가깝기에 차세대 반도체 공정에서 리소그래피의 한계를 극복할 수 있는 새로운 기술이 필요했다.
IBS 연구팀은 이러한 기술적 난제를 해결하기 위해 2차원 반도체인 이황화몰리브덴3)(MoS2)의 거울 쌍정 경계4)가 폭이 0.4 nm에 불과한 1차원 금속임에 영감을 얻어, 이를 반도체 소자의 게이트5) 전극으로 활용했다. 이로써 연구팀은 리소그래피 없이 게이트 길이가 원자 크기 수준인 1차원 금속 기반의 반도체 소자를 구현했으며, 극소형 반도체 소자가 기반이 되는 논리 회로 구현에도 성공했다. 이 반도체 소자는 단순한 구조와 좁은 게이트 길이 덕분에 기존 전자 장치의 회로에 존재하는 원치 않는 정전 용량을 최소화해 회로 성능을 크게 향상시켰다.
연구팀의 성과는 기초물질과학 측면에서도 중요한 의미를 갖는다. 반데르발스 에피 성장법6)을 통해 이황화몰리브덴 결정이 만나는 경계면을 원자 하나 수준 크기의 오차도 허용하지 않고 일렬로 정렬하여 완벽한 직선 형태의 1차원 금속상의 거울 쌍정 경계를 구현했다. 합성된 1차원 거울 쌍정 경계는 수십 마이크로미터 규모이며, 이것이 균일하고 안정적인 1차원 금속상임을 최초로 규명했다.
국제전기전자기술자협회(IEEE)에서 보고하는 국제 디바이스 시스템(IRDS) 로드맵에서는 집적도 측면에서 2037년까지 0.5nm 수준의 반도체 기술을 전망하며 12nm 이하의 트랜지스터 게이트 길이를 요구한다. 이번 연구 성과는 1차원 거울 쌍정 경계로 인해 변조되는 채널 영역이 약 3.9nm인 것을 입증해 실직적인 게이트 길이가 수 nm 수준임을 확인했다. 이는 산업 기술적 전망치를 월등히 넘어선 결과이며, 반도체 소자의 초미세화를 앞당길 핵심 기술이 될 수 있다.
연구를 이끈 조문호 연구단장은 “반데르발스 에피 성장으로 구현한 1차원 금속상은 새로운 물질 공정으로서 초미세 반도체 공정에 적용되어 향후 다양한 저전력 고성능 전자기기 개발의 원천기술이 될 것으로 기대된다.”라고 언급했다.
이번 연구는 세계적 학술지 네이처 나노테크놀로지(Nature Nanotechnology, IF=38.1) 誌에 7월 3일 게재됐다.
반데르발스 에피 성장을 통한 금속성의 1차원 거울 쌍정 경계의 합성(위)과 이를 기반으로 구축된 2차원 반도체 집적회로(아래)를 묘사한 그림. 이황화몰리브덴의 결정구조를 반데르발스 에피 성장으로 원자 수준에서 제어하여 대면적에서 금속성의 1차원 거울 쌍정 경계를 원하는 곳에 자유자재로 디자인했고, 이를 게이트 전극으로 응용하여 게이트 길이가 원자 크기 수준인 극소형 2차원 반도체 트랜지스터와 이들의 집적회로를 구현하였다.
[그림 2] 1차원 거울 쌍정 경계 게이트를 활용한 극소형 트랜지스터와 이들의 집적회로
1차원 거울 쌍정 경계 게이트 기반의 집적회로의 광학 현미경 이미지(왼쪽), 이를 구성하는 극소형 트랜지스터와 인버터 소자 모식도(가운데), 그리고 이들의 특성 평가(오른쪽). 연구진이 개발한 1차원 거울 경계 공정이 단일 소자의 소형화에만 국한되지 않고, 대면적 고집적의 전자회로를 구축하는 데 성공적으로 활용되었다.
1) 1차원 금속: 전자가 1차원 공간 내에서 움직일 수 있는 전도 경로를 가진 금속으로, 전자의 운동이 1차원적인 공간에서 제한된다는 물리적 특성을 갖는다.
2) 리소그래피: 집적회로 제작 시 실리콘칩 표면에 만들고자 하는 패턴을 빛으로 촬영한 수지를 칩 표면에 고정한 후 화학 처리나 확산 처리하는 기술
3) 이황화몰리브덴: 몰리브덴(Mo) 원자 하나에 황(S) 원자가 두 개 붙어 있는 층상 구조를 가지는 화합물로, 단일층에서 1.8 eV 정도의 밴드갭 에너지를 가진다.
4) 거울 쌍정 경계(mirror twin boundary, MTB): 서로 거울 대칭인 두 결정립이 만나 형성되는 결정립계를 의미한다. 거울 쌍정 경계를 기준으로 한쪽 영역의 원자 배열이 다른 쪽 영역의 원자 배열과 거울상을 이룬다.
5) 게이트: 게이트는 전압을 인가하여 반도체 채널의 전자 밀도를 조절함으로써 전류의 흐름을 효과적으로 스위칭하거나 증폭하는 역할을 하는 핵심 전극이다.
6) 반데르발스 에피 성장법: 성장 물질이 기판의 결정 방향을 따라 기판과 반데르발스 힘으로 결합되면서 성장하는 방법이다. 이를 통해 사파이어 기판상에서 서로 거울 대칭인 이황화몰리브덴 결정을 성장시킬 수 있다.
조문호 IBS 반데르발스 양자 물질 연구단장.[IBS 제공]
기초과학연구원
kcontents
댓글 없음:
댓글 쓰기