2D 트랜지스터, 예상보다 빨리 나올 수도 2D Transistors Could Come Sooner Than Expected

2D Transistors Could Come Sooner Than Expected

https://spectrum.ieee.org/cdimensions-2d-semiconductors?utm_source=homepage&utm_medium=hero&utm_campaign=2025-07-18&utm_content=hero5

* 2D 트랜지스터

그래핀이나 전이 금속 디칼코게나이드와 같은 2차원(2D) 반도체 재료를 채널로 활용합니다. 이러한 소재는 몇 개의 원자 두께에 불과하여 트랜지스터 크기를 줄이고 성능을 향상시키는 데 있어 독보적인 장점을 제공하며, 잠재적으로 기존 실리콘 기반 트랜지스터의 한계를 뛰어넘을 수 있습니다

인텔 , 삼성 , TSMC 와 같은 칩 제조 대기업들은 실리콘 트랜지스터 의 핵심 부품이 원자 몇 개 두께에 불과한 반도체 로 대체되는 미래를 예상하고 있습니다. 비록 이러한 목표를 향한 진전을 보고했지만, 일반적으로 이러한 미래는 10년 이상 걸릴 것으로 예상됩니다 . MIT 에서 분사한 한 스타트업은 상업적 규모의 2D 반도체 제조 코드를 해독했다고 주장하며 , 칩 제조업체들이 이 기술을 기존 기술의 절반 만에 첨단 칩에 통합할 수 있을 것으로 기대하고 있습니다.

CDimension은 실리콘 회로를 손상시키지 않을 정도로 낮은 온도에서 2D 반도체인 이황화몰리브덴 (MoS 2 )을 실리콘 위에 성장시키는 공정을 개발했습니다 . 이를 통해 기존 실리콘 회로 위에 2D 트랜지스터 층을 집적하고, 궁극적으로 2D 소자를 기반으로 하는 다층 3D 칩을 구현할 수 있습니다 .

CDimension의 CEO이자 공동 창립자인 지 아디 주(Jiadi Zhu) 는 "많은 사람들이 2D 반도체를 아직 실험실에 있는 것으로 생각합니다."라고 말합니다 . "하지만 CDimension은 2D 소재 성장을 위해 설계된 독점 툴을 보유하고 있으며, 웨이퍼 스케일 균일성, 소자 성능 및 변동성, 소자 신뢰성, 그리고 실리콘 제조 공정과의 호환성과 관련된 2D 소재 의 여러 중요한 문제들을 해결해 왔습니다 ." 그는 이러한 모든 요소들을 종합적으로 고려하여 2D 반도체가 산업 개발 단계에 진입할 준비가 되었다고 말합니다.

CDimension의 계획 대부분은 실리콘 및 기타 기판에 약 200°C의 온도에서 300mm 웨이퍼 전체에 걸쳐 단일 층의 MoS2 를 성장시키는 독점 공정에 달려 있습니다. 2D 재료는 화학 기상 증착(CVD) 으로 형성되며 , 여기서 기화된 전구체 화학물질이 표면에서 반응하여 코팅됩니다. 하지만 일반적으로 2D 재료를 만드는 반응에는 1000°C 이상의 온도가 필요합니다. 이는 트랜지스터 제작에 필요한 기본 구조를 손상시킬 정도로 높은 온도입니다. 오늘날 연구원들은 2D 반도체를 별도로 증착한 후 실리콘 웨이퍼 로 정밀하게 옮기는 방식으로 이 문제를 해결합니다 . 그러나 CDimension의 시스템은 실리콘 웨이퍼에 손상 없이 바로 재료를 성장시킬 수 있습니다.

2D 반도체 사업

현재 이 스타트업의 사업 중 하나는 고객이 2D 소재를 성장시킨 실리콘 웨이퍼를 배송하여 평가하고 소자를 개발할 수 있도록 하는 것입니다. 또는, 고객은 이미 가공된 웨이퍼를 보내 실리콘 회로나 구조가 형성되도록 할 수 있습니다. CDimension은 그 위에 MoS2 또는 기타 2D 소재를 성장시켜 고객 에게 다시 보내면, 고객은 2D 소자 층을 실리콘 회로에 통합할 수 있습니다.

A test wafer made with CDimension’s process sits underneath a microscope.CDimension CDimension의 공정으로 만든 테스트 웨이퍼가 현미경 아래에 놓여 있습니다. CDimension

후자는 2D 반도체의 첫 번째 산업 진출이 될 수 있습니다. "우리는 실리콘과 2D 소재의 가능성을 보여주고 있습니다."라고 Zhu는 말합니다. "하지만 2D 소재는 고확장 로직 소자에도 사용될 수 있습니다. 그것이 다음 단계가 될 수 있습니다."

Intel , Samsung , TSMC 와 같은 칩 제조업체는 2024년 12월 IEEE 국제 전자 소자 회의 에서 미래 트랜지스터의 실리콘 나노시트를 MoS 2 및 기타 2D 반도체 로 대체하는 것을 목표로 하는 연구를 보고했습니다 . 같은 회의에서 IEEE 펠로우인 Tomás Palacios 와 Jing Kong 의 MIT 연구실에 있는 Zhu와 그의 동료들은 저온 합성으로 나노시트 트랜지스터 와 유사한 여러 개의 스택 채널을 가진 MoS 2 트랜지스터를 생산할 수 있음 을 보여주었습니다 . (Palacios는 CDimension의 전략 고문입니다.) 연구팀은 장치를 축소함으로써 이러한 장치가 전력 소비, 성능 및 차지하는 면적 측면에서 미래의 10A(1나노미터) 노드의 요구 사항을 충족하거나 초과할 수 있다고 예측했습니다.

Zhu는 2D 반도체를 사용하는 가장 큰 이유는 전력 소비를 줄이는 것이라고 말합니다. 트랜지스터는 켜져 있을 때(동적 전력)와 꺼져 있을 때(정적 전력) 모두 전력을 손실합니다. 2D 트랜지스터는 두께가 0.6나노미터를 약간 넘기 때문에 오늘날 실리콘 소자보다 약 절반의 전압으로 작동하여 동적 전력을 절약할 수 있습니다. 트랜지스터가 꺼져 있을 때는 누설 전류가 가장 걱정됩니다. 하지만 MoS 2는 실리콘보다 두 배 이상 큰 밴드갭을 가지고 있어 소자 전체에 전하가 누설되는 데 훨씬 더 많은 에너지가 필요합니다. Zhu는 CDimension의 소재를 사용하여 제작된 소자는 실리콘 소자에 비해 에너지 소비량이 1,000분의 1에 불과하다고 말합니다.

이 스타트업은 전자 전도성(n형) 반도체인 MoS2 외에도 p형 반도체인 텅스텐 디셀레나이드와 육방정계 질화붕소와 같은 2D 절연막을 제공합니다 . 2D 반도체 가 향후 CMOS 칩 을 대체하려면 이러한 모든 요소가 필요합니다 .

2D Transistors Could Come Sooner Than Expected

https://spectrum.ieee.org/cdimensions-2d-semiconductors?utm_source=homepage&utm_medium=hero&utm_campaign=2025-07-18&utm_content=hero5

https://www.youtube.com/shorts/LOwZkwFjhdE?feature=share